可編程邏輯器件既繼承了專用集成電路的大規(guī)模、高集成度、高可靠性的優(yōu)點,又克服了專用集成電路設計周期長、投資大、靈活性差的缺點,逐步成為復雜數(shù)字硬件電路設計的理想首選。在投入數(shù)月之久的設計工作后,最令人害怕的莫過于辛辛苦苦的設計成果失竊。因此,可編程邏輯器件的安全問題也越來越受到人們的關注。 對于采用SRAM(static random access memory)工藝的可編程邏輯器件而言,要求每次上電,對可編程邏輯器件進行重配置,這就使得可以通過監(jiān)視配置的位數(shù)據(jù)流,進行克隆設計。對于Flash/Anti-Fuse工藝的可編程邏輯器件而言,通過解除芯片上的安全位,讓芯片允許讀回作業(yè),如此竊賊就能獲得器件中的電路。為了保護知識產權,有的可編程邏輯器件現(xiàn)在能夠對比特流進行加密。然而,對于不具備嵌入式比特流加密手段來加密配置比特流的可編程邏輯器件而言,需要在生產過程中增加步驟對可編程邏輯器件中的密鑰進行編程,因而提高了成本。對于大批量應用,使用加密存儲卡的性價比會更高一些。 本文對可編程邏輯器件存在的保密性問題進行深入的分析,提出使用加密存儲卡加入安全認證的可編程邏輯器件加密設計...

【文章頁數(shù)】：71 頁

【學位級別】：碩士

【部分圖文】：

圖2-1AT88SC0104C～25616C加密存儲卡系列基本組成

哈爾濱工業(yè)大學工學碩士學位論文(6)支持頁寫模式，每頁16B。(7)數(shù)據(jù)安全防護功能：64bit認證協(xié)議；密文和校驗方式；密文流傳方式；協(xié)議認證錯誤計數(shù)器；讀、寫訪問控制密碼；密碼錯誤計器；可按存儲分區(qū)配置訪問權限；電壓和時鐘頻率監(jiān)視。(8)重復擦寫次數(shù)為100000....

圖2-4I2C總線上的數(shù)據(jù)位傳送Fig.2-4Thedatabittransferofinter-integratedcircuitserialbus

哈爾濱工業(yè)大學工學碩士學位論文停止數(shù)據(jù)傳輸：當SCL為高電平狀態(tài)時，SDA由低電平變?yōu)楦唠娖降难乇徽J為是“停止”信號。隨著“停止”信號的出現(xiàn)，所有的外部數(shù)據(jù)都結束。數(shù)據(jù)有效：在出現(xiàn)“啟動”信號以后，在SCL為高電平狀態(tài)時，SDA是的，這是數(shù)據(jù)線的狀態(tài)就是要傳送的數(shù)據(jù)。在I2....

圖3-1典型的克隆方法示意圖

哈爾濱工業(yè)大學工學碩士學位論文之后，外部電路需要將配置數(shù)據(jù)重新載入到片內的配置RAM中。在芯片配置完成之后，內部的寄存器以及I/O管腳必須進行初始化。等到初始化完成以后，芯片才會按照用戶設計的功能正常工作，即進入用戶模式。一般采用SRAM工藝的FPGA/CPLD有....

圖3-2設計安全解決方案

如果在配置完成后使FPGA處于非工作狀態(tài)，利用加密存儲碼驗證信息與FPGA進行通信，僅在驗證成功的情況下使能FPGA，則能有效地對設計進行加密。對其它可編程邏輯器件而言，在上電后初除加密電路外的內部其它作，僅在與加密存儲卡成功認證后方使能其它電路模塊工作，則實的加密。由....

本文編號：4046899