現(xiàn)場可編程邏輯門陣列FPGA（Field-Programmable Gate Array）被廣泛地應(yīng)用到各個領(lǐng)域中，如工業(yè)控制、嵌入式系統(tǒng)、密碼學(xué)、航空飛船、網(wǎng)絡(luò)等。這主要源于FPGA可提供高性能、低一次性工程費用成本，非常適合大電路的實現(xiàn)以及快速的上市時間。隨著性能和容量的指數(shù)增長，集成電路的噪聲容限減少，電源電壓降低，低能量的粒子誘發(fā)SEU的可能性增大，使得SRAM型FPGA（簡稱SFPGA）容易受SEU影響而發(fā)生軟錯誤。另一方面，F(xiàn)PGA的設(shè)計規(guī)模不斷增大、復(fù)雜度不斷上升，在應(yīng)用中故障發(fā)生的可能性也隨之提高，其設(shè)計可靠性直接影響產(chǎn)品的可靠性，因此必須對FPGA設(shè)計進行高效和充分的驗證。本文的主要貢獻包括： 1.由于SFPGA中互連資源的容軟錯誤能力對電路整體可靠性的提高至關(guān)重要，本文提出了一種基于軟錯誤率評估的SFPGA裝箱方法SER-Tvpack，旨在自動邏輯綜合階段降低電路整體互連上的軟錯誤敏感性，提高電路的可靠性，該方法可分為以下三個方面： a)裝箱作為邏輯綜合中關(guān)鍵的一步，直接影響到FPGA電路的性能。本文根據(jù)可編程邏輯塊CLB（Configuration Logi...

【文章頁數(shù)】：62 頁

【學(xué)位級別】：碩士

【部分圖文】：

圖2.1重離子引發(fā)的SEU

圖2.1重離子引發(fā)的SEU使得電路發(fā)生錯誤的功能翻轉(zhuǎn)，導(dǎo)致電路功能錯誤，而該類型的錯的當(dāng)前狀態(tài)，又不會對電路形成永久性的損害也不干擾以后的工作軟錯誤，它是隨機發(fā)生的、可恢復(fù)的。誤是由宇宙輻射中的中子、封裝材料中的α粒子撞擊電路所造成的是一種間歇性的不可預(yù)測的硬件工作錯....

圖2.2SFPGA結(jié)構(gòu)

圖2.2SFPGA結(jié)構(gòu)[24]化FPGA結(jié)構(gòu)中，CLB由N個BLE組成，如圖2.3(a)中所示，B用輸入端，由內(nèi)部互連線連接。BLE的組成結(jié)構(gòu)如圖2.3(b)，主要的LUT和一個D觸發(fā)器組成，LUT和觸發(fā)器的輸出端通過一個多號輸出。BLE....

圖2.5開關(guān)盒中的CB受SEU影響發(fā)生的短路和開路故障

所有的組合時序邏輯功能都是通過CBs控制CLB和互連文獻[3]可知，用于控制電路的互連資源結(jié)構(gòu)的CBs約占78對SEU非常敏感，相關(guān)統(tǒng)計數(shù)據(jù)表明，在SFPGA中SEU引發(fā)次數(shù)約占SEU引發(fā)軟錯誤總次數(shù)的80%。因此，只有充分增強單粒子翻轉(zhuǎn)能力，才可....

圖3.2SER-Tvpack算法的偽代碼

圖3.2SER-Tvpack算法的偽代碼驗證環(huán)境驗證SER-Tvpack算法的有效性，本文對20個MCNC基準電路(最)進行實驗，該網(wǎng)表電路用伯克萊ABC工具邏輯優(yōu)化、工藝映射成s。實驗驗證的思路如圖3.3所示。所有的算法和中間數(shù)據(jù)處理工具現(xiàn)，運行在一個....

本文編號：4048218